职责描述:

1.  综合与实现：负责从RTL到网表的综合流程，编写和维护综合脚本，进行面积优化与逻辑重构，确保生成高质量网表

2.  静态时序分析（STA）：负责全芯片或模块级的时序约束编写，执行静态时序分析，修复时序违例，签核时序收敛

3.  形式验证：负责RTL与网表、网表与网表之间的逻辑一致性验证，确保设计转化的正确性

4.  低功耗设计实现：负责低功耗流程的实施，包括UPF编写、功耗分析及优化，解决低功耗设计中的综合与时序问题

5.  流程协作：协助前端工程师解决RTL代码风格导致的综合问题，配合后端工程师解决布局布线阶段的时序与物理收敛问题

任职要求:

1.  学历专业：微电子、电子工程、通信、计算机等相关专业本科及以上学历

2.  工作经验：2-5年数字IC中端设计或前端实现经验，熟悉完整的数字芯片设计流程

3.  专业技能：

  a)   Synthesis：精通Design Compiler综合流程，熟悉综合策略及时序优化方法

  b)   STA：熟练使用PrimeTime进行时序分析，深刻理解时序约束（SDC），具备处理复杂时钟域及异步路径的经验

  c)   Formal：熟练使用Formality（或Conformal）进行形式验证，能够快速定位并解决逻辑不匹配问题

  d)   Low Power：熟悉低功耗设计原理，有UPF/CPF流程实践经验，了解常用低功耗技术及其对时序的影响

  e)   熟悉Perl、Python、Tcl等脚本语言，具备自动化流程维护能力

  f)   加分项：

    有先进工艺节点（如7nm/5nm）设计经验

    熟悉DFT设计流程及相关影响